VHDL Coding Convention

entity exemple is
  generic
  (
    width : integer := 8
  )
  port
  (
    gls_clk : std_logic;
    gls_reset : std_logic
  )
end entity exemple;